TP MODUL 4 PERCOBAAN 2 KONDISI 13

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1.Kondisi [kembali]

Percobaan 2 Kondisi 13

Buatlah rangkaian seperti gambar percobaan 2 dengan menggunakan IC 7448 dengan menggunakan common katoda

2. Rangkaian Simulasi [kembali]

Rangkaian sederhana sebelum disimulasikan :

Rangkaian sederhana setelah disimulasikan :

3. Video Simulasi [kembali]

4. Prinsip Kerja [kembali]

Rangkaian ini terdiri dari IC 7448 dan 7 segment common Katoda, Dan terdapat 7 buah saklar spdt saklar 1 sampai 4 digunakan sebagai inputan data, saklar 5,6, dan 7 digunakan sebagai trigger untuk PIN RBO, RBI dan LT.

Karena kita menggunakan seven segment common katoda maka untuk mengaktifkan segmen pada seven segment output pada 7448 harus bernilai 1. Saat PIN LT aktif terlihat bahwa IC mengeluarkan output 8 sehingga seluruh segmen pada 7 segmen menyala. Jika PIN BI aktif maka pada seven segment tidak menyala.

Pada IC 7448 terdapat 10 kemungkinan output yang dapat ditampilkan pada seven segment terlihat pada data sheet untuk nilai desimal 0 sampai 9 maka dia akan menampilkan angka sesuai dengan nilai desimalnya.

5. Link Download [kembali]

Simulasi rangkaian klik disini

Video simulasi klik disini

HTML klik disini

Datasheet AND klik disini

Datasheet OR klik disini

Datasheet XOR klik disini

Datasheet NOT klik disini

Datasheet Switch klik disini

Datasheet resistor klik disini

Datasheet kapasitor klik disini

Datasheet LED klik disini

TP MODUL 4 PERCOBAAN 1 KONDISI 10

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1.Kondisi [kembali]

Percobaan 1 Kondisi 10

Buatlah rangkaian seperti gambar percobaan 1 dengan output di batasi sampai 1011

2. Rangkaian Simulasi [kembali]

Rangkaian sederhana sebelum disimulasikan :

Rangkaian sederhana setelah disimulasikan :

3. Video Simulasi [kembali]

4. Prinsip Kerja [kembali]

Rangkaian ini terdiri dari 4 buah JK flip-flop yang mana clock untuk  tiap flip-flop sama.

jadi rangkaian ini merupakan shift register Serial In Serial Out (SISO), karena input masuk secara bertahap dan output juga keluar secara bertahap. Pin Set dari FF pertama berada pada SW 4,Set dari FF kedua berada pada SW 3 saklar, Set dari FF ketiga berada pada SW 2, dan Set dari FF keempat berada pada SW 1.  

Output Q FF 1 di hubungkan ke JK FF kedua, Output Q FF kedua di hubungkan ke JK FF ketiga, dan Output Q FF ketiga di hubungkan ke JK FF keempat. Reset tiap FF dihubungkan ke Saklar 7. Saklar 5 dan clock dijadikan sebagai inputan gerbang AND sebelum di masukkan ke PIN CLK masing masing FF. Saklar 6 dijadikan sebagai inputan JK FF pertama.

Shift register berguna untuk menyimpan data sementara dan mentransfer data. pada rangkaian ini digunakan metode serial in serial out. maka jika kita mengirim data 4 bit, diperlukan 4 clock untuk mencapai kondisi "Output terbaca", dan 4 clock lagi  agar mencapai kondisi "Data Terkirim". maka untuk mengirimkan data 4 bit menggunakan SISO, diperlukan 8 kali trigger clock.

Clock digunakan sebagai trigger sehingga data akan bergeser.

5. Link Download [kembali]

Simulasi rangkaian klik disini

Video simulasi klik disini

HTML klik disini

Datasheet AND klik disini

Datasheet OR klik disini

Datasheet XOR klik disini

Datasheet NOT klik disini

Datasheet Switch klik disini

Datasheet resistor klik disini

Datasheet kapasitor klik disini

Datasheet LED klik disini

Laporan Akhir 2 Modul 3

 

Laporan Akhir 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa 

7. Link Download

1. Jurnal[Kembali]

2. Alat dan Bahan[Kembali]

     A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS90

           2. IC 7493

           3. Switch (SW-SPDT)

Gambar Switch

          4.  Logicprobe atau LED

Logic Probe

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja Rangkaian[Kembali]

Pada rangkaian ini, dua IC yang digunakan adalah 74LS90 dan 7493, yang masing-masing memiliki fungsi sebagai pencacah (counter) tetapi dengan karakteristik yang berbeda. IC 74LS90 merupakan counter desimal dengan output yang terbatas dari 0 hingga 9. Ini disebabkan oleh konfigurasi internalnya yang memungkinkan counter ini untuk menghitung secara biner hingga 10 (desimal), atau dari 0000 hingga 1001 dalam bilangan biner. Pada 74LS90, terdapat empat pin output, yaitu Q1, Q2, Q3, dan Q4, yang menampilkan hasil dalam bentuk biner 4-bit. Ketika output mencapai 1001 (desimal 9), counter akan mereset kembali ke 0000 secara otomatis pada pulsa berikutnya. Pin-pin reset pada 74LS90, yakni R0(1), R0(2), R9(1), dan R9(2), digunakan untuk mengatur kondisi reset secara manual, memungkinkan counter ini untuk kembali ke nilai awal ketika reset diaktifkan. Inilah sebabnya output dari IC ini hanya sampai 9.

    Di sisi lain, IC 7493 adalah counter biner 4-bit yang dapat mencacah hingga 16 nilai, dari 0 hingga F dalam bilangan heksadesimal (0000 hingga 1111 dalam biner). Pin outputnya, yang terdiri dari QA, QB, QC, dan QD, memungkinkan pencacahan penuh dari 0 hingga 15 tanpa otomatis reset pada hitungan tertentu. Dengan demikian, IC 7493 mampu menghasilkan seluruh kombinasi 4-bit dari 0000 hingga 1111. Hal ini dimungkinkan karena IC 7493 dirancang sebagai counter biner penuh, yang tidak dibatasi oleh konfigurasi desimal. Pin reset pada 7493, seperti R0(1) dan R0(2), berfungsi untuk mengatur ulang nilai counter secara manual kapan pun dibutuhkan, sehingga memungkinkan fleksibilitas dalam perancangan rangkaian.

   Secara singkat, perbedaan output dari kedua IC ini berasal dari perbedaan desain internalnya. IC 74LS90 dibatasi untuk mencacah dalam format desimal (0-9) karena desainnya sebagai decade counter, yang secara otomatis reset setelah mencapai nilai 9. Sedangkan, IC 7493 sebagai counter biner memungkinkan pencacahan hingga 16 karena tidak memiliki mekanisme pembatasan desimal, sehingga menghasilkan semua kombinasi 4-bit penuh. Kombinasi biner dari kedua IC ini kemudian diterjemahkan menjadi angka desimal atau heksadesimal pada seven segment display, memberikan representasi visual dari hitungan yang telah dicapai oleh masing-masing counter.

5. Video Rangkaian[Kembali]

6. Analisa[Kembali]

7. Link Download[Kembali]

Download HTML [Download]

Download Video [Download]

Download datasheet IC 74LS90 [Download]

Download datasheet IC 7493 [Download] 

Download datasheet Switch [Download]

Laporan Akhir 1 Modul 3

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa 

7. Link Download

1. Jurnal[Kembali]

2. Alat dan Bahan[Kembali]

     A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Modul De Lorenzo

      

    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

Gambar 3. IC 74LS112

           2. Power DC

Power DC

           3. Switch (SW-SPDT)

Gambar Switch

          4.  Logicprobe atau LED

Logic Probe

3. Rangkaian Simulasi[Kembali]

4. Prinsip Kerja Rangkaian[Kembali]

Pada rangkaian ini, pin J, K, R (reset), dan S (set) dihubungkan ke sumber tegangan, sehingga masing-masing flip-flop berada dalam kondisi toggle yang artinya setiap flip-flop akan mengubah outputnya setiap kali menerima pulsa pada pin CLK.

Pulsa clock awal diberikan hanya pada pin CLK dari flip-flop pertama di sebelah kiri (U1). Setiap kali flip-flop pertama menerima pulsa clock, outputnya akan berubah dan mengirimkan sinyal ini sebagai input clock untuk flip-flop berikutnya dan seterusnya. Dengan cara ini, perubahan status pada setiap flip-flop hanya terjadi setelah flip-flop sebelumnya mengalami perubahan dari satu siklus clock, menghasilkan keterlambatan di setiap langkah.

Karena rangkaian ini bersifat asynchronous, sinyal clock tidak diterima secara bersamaan oleh semua flip-flop, melainkan secara bertahap dari flip-flop pertama hingga yang terakhir. Ini membuat keluaran dari masing-masing flip-flop berubah sesuai urutan, sehingga rangkaian berfungsi sebagai counter biner yang menghitung jumlah pulsa yang diterima dari sumber clock.

5. Video Rangkaian[Kembali]

6. Analisa[Kembali]

7. Link Download[Kembali]

Download HTML [Download]

Download Video [Download]

Download datasheet IC 74LS112 (J-K Flip Flop) [Download]

Download datasheet Switch [Download]

Tugas Pendahuluan 2 Modul 3

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1.Kondisi[kembali]

Percobaan 2 kondisi 3

Buatlah rangkaian seperti gambar percobaan 2, ganti probe dengan seven segment

2. Rangkaian Simulasi[kembali]

3. Video Simulasi[kembali]

4. Prinsip Kerja[kembali]

    Pada rangkaian ini, dua IC yang digunakan adalah 74LS90 dan 7493, yang masing-masing memiliki fungsi sebagai pencacah (counter) tetapi dengan karakteristik yang berbeda. IC 74LS90 merupakan counter desimal dengan output yang terbatas dari 0 hingga 9. Ini disebabkan oleh konfigurasi internalnya yang memungkinkan counter ini untuk menghitung secara biner hingga 10 (desimal), atau dari 0000 hingga 1001 dalam bilangan biner. Pada 74LS90, terdapat empat pin output, yaitu Q1, Q2, Q3, dan Q4, yang menampilkan hasil dalam bentuk biner 4-bit. Ketika output mencapai 1001 (desimal 9), counter akan mereset kembali ke 0000 secara otomatis pada pulsa berikutnya. Pin-pin reset pada 74LS90, yakni R0(1), R0(2), R9(1), dan R9(2), digunakan untuk mengatur kondisi reset secara manual, memungkinkan counter ini untuk kembali ke nilai awal ketika reset diaktifkan. Inilah sebabnya output dari IC ini hanya sampai 9.

    Di sisi lain, IC 7493 adalah counter biner 4-bit yang dapat mencacah hingga 16 nilai, dari 0 hingga F dalam bilangan heksadesimal (0000 hingga 1111 dalam biner). Pin outputnya, yang terdiri dari QA, QB, QC, dan QD, memungkinkan pencacahan penuh dari 0 hingga 15 tanpa otomatis reset pada hitungan tertentu. Dengan demikian, IC 7493 mampu menghasilkan seluruh kombinasi 4-bit dari 0000 hingga 1111. Hal ini dimungkinkan karena IC 7493 dirancang sebagai counter biner penuh, yang tidak dibatasi oleh konfigurasi desimal. Pin reset pada 7493, seperti R0(1) dan R0(2), berfungsi untuk mengatur ulang nilai counter secara manual kapan pun dibutuhkan, sehingga memungkinkan fleksibilitas dalam perancangan rangkaian.

   Secara singkat, perbedaan output dari kedua IC ini berasal dari perbedaan desain internalnya. IC 74LS90 dibatasi untuk mencacah dalam format desimal (0-9) karena desainnya sebagai decade counter, yang secara otomatis reset setelah mencapai nilai 9. Sedangkan, IC 7493 sebagai counter biner memungkinkan pencacahan hingga 16 karena tidak memiliki mekanisme pembatasan desimal, sehingga menghasilkan semua kombinasi 4-bit penuh. Kombinasi biner dari kedua IC ini kemudian diterjemahkan menjadi angka desimal atau heksadesimal pada seven segment display, memberikan representasi visual dari hitungan yang telah dicapai oleh masing-masing counter.

5. Link Download[kembali]

Rangkaian [Download]

Video Simulasi [Download]

HTML [Download]

Datasheet 74LS90 [Download]

Datasheet 7493 [Download]

Tugas Pendahuluan 1 Modul 3

 

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja

5. Link Download

1.Kondisi[kembali]

Percobaan 1 kondisi 13

Buatlah rangkaian seperti gambar percobaan 1 dengan output menjadi 8 bit

2. Rangkaian Simulasi[kembali]

3. Video Simulasi[kembali]

4. Prinsip Kerja[kembali]

Pada rangkaian ini, pin J, K, R (reset), dan S (set) dihubungkan ke sumber tegangan, sehingga masing-masing flip-flop berada dalam kondisi toggle yang artinya setiap flip-flop akan mengubah outputnya setiap kali menerima pulsa pada pin CLK.

Pulsa clock awal diberikan hanya pada pin CLK dari flip-flop pertama di sebelah kiri (U1). Setiap kali flip-flop pertama menerima pulsa clock, outputnya akan berubah dan mengirimkan sinyal ini sebagai input clock untuk flip-flop berikutnya dan seterusnya. Dengan cara ini, perubahan status pada setiap flip-flop hanya terjadi setelah flip-flop sebelumnya mengalami perubahan dari satu siklus clock, menghasilkan keterlambatan di setiap langkah.

Karena rangkaian ini bersifat asynchronous, sinyal clock tidak diterima secara bersamaan oleh semua flip-flop, melainkan secara bertahap dari flip-flop pertama hingga yang terakhir. Ini membuat keluaran dari masing-masing flip-flop berubah sesuai urutan, sehingga rangkaian berfungsi sebagai counter biner yang menghitung jumlah pulsa yang diterima dari sumber clock. Setiap flip-flop berfungsi sebagai bit pada output counter, sehingga total delapan flip-flop dapat merepresentasikan nilai biner dari 0 hingga 255, sesuai dengan jumlah bit pada counter.

5. Link Download[kembali]

Rangkaian [Download]

Video Simulasi [Download]

HTML [Download]

Datasheet 74LS112 [Download]

MODUL 4 PRAKTIKUM SISTEM DIGITAL

 

MODUL 4

 "Shift Register dan Seven Segment"

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Tujuan

2. Alat dan Bahan

3. Dasar Teori

4. Percobaan

Percobaan

A. Tugas Pendahuluan 1
B. Tugas Pendahuluan 2
C. Laporan Akhir 1
D. Laporan Akhir 2

*Klik teks untuk menuju

1. Tujuan[kembali]

1. Merangkai dan Menguji Shift Register

2. Merangkai dan dan menguji aplikasi Shift Register pada Seven Segment

2. Alat dan Bahan[kembali]

1. Panel DL 2203D 
2. Panel DL 2203C 
3. Panel DL 2203S
4. Jumper

3. Dasar Teori[kembali]

4.3 Dasar Teori

    4.3.1 Shift Register

Register geser (shift register) merupakan salah satu piranti fungsional yang banyak digunakan dalam sistem digital. Tampilan pada layar kalkulator dimana angka bergeser ke kiri setiap kali ada angka baru yang diinputkan menggambarkan karakteristik register geser tersebut. Register geser ini terbangun dari flip-flop. Register geser dapat digunakan sebagai memori sementara, dan data yang tersimpan didalamnya dapat digeser ke kiri atau ke kanan. Register geser juga dapat digunakan untuk mengubah data seri ke paralel atau data paralel ke seri. Ada empat tipe register yang dapat dirancang dengan kombinasi masukan dan keluaran dan kombinasi serial atau paralel :

a. Serial in serial out (SISO)

Pada register SISO, jalur masuk data berjumlah satu dan jalur keluaran juga berjumlah satu. Pada jenis register ini data mengalami pergeseran, flip flop pertama menerima masukan dari input, sedangkan flip flop kedua menerima masukan dari flip flop pertama dan seterusnya.

b. Serial in paralel out (SIPO)

Register SIPO, mempunyai satu saluran masukan saluran keluaran sejumlah flip flop yang menyusunnya. Data masuk satu per satu (secara serial) dan dikeluarkan secara serentak (secara paralel). Pengeluaran data dikendalikan oleh sebuah sinyal kontrol. Selama sinyal kontrol tidak diberikan, data akan tetap tersimpan dalam register

c. Paralel In Serial Out (PISO)

Register PISO, mempunyai jalur masukan sejumlah flip flop yang menyusunnya, dan hanya mempunyai satu jalur keluaran. Data masuk ke dalam register secara serentak dengan di kendalikan sinyal kontrol, sedangkan data keluar satu per satu (secara serial).

c. Paralel In Paralel Out (PIPO)

Register PIPO, mempunyai jalur masukan dan keluaran sesuai dengan jumlah flip flop yang menyusunnya. Pada jenis ini data masuk dan keluar secara serentak

    4.3.2 Seven Segment

Piranti tampilan modern disusun sebagai pola 7-segmen atau dot matriks. Jenis 7segmen, sebagaimana namanya, menggunakan pola tujuh batang yang disusun membentuk angka 8 seperti ditunjukkan pada gambar 3.1. Menurut kesepakatan, huruf-huruf yang diperlihatkan dalam Gambar 3.1 ditetapkan untuk menandai segmen-segmen tersebut. Dengan menyalakan beberapa segmen yang sesuai akan dapat diperagakan digit-digit dari 0 sampai 9, juga bentuk huruf A sampai F (heksadesimal).

Sinyal input dari switches tidak dapat langsung dikirimkan ke peraga 7segmen, sehingga harus menggunakan decoder BCD ke 7-segmen sebagai antar muka. Decoder ini terdiri dari gerbang-gerbang logika yang masukannya berupa digit BCD dan keluarannya berupa saluran-saluran untuk mengemudikan tampilan 7-segmen.

4. Percobaan[kembali]

4.5 Prosedur Percobaan

    4.5.1 Percobaan 1 Serial In /Serial Out , Paralel In/Serial Out dan Paralel In/Paralel Out Shift register dengan kapasitas 4 bit.

1. Matikan power supply modul.

2. Buatlah rangkaian seperti pada rangkaian percobaan dibawah ini.

3. Variasikan input switch sesuai dengan jurnal

4. Berikan keterangan pada jurnal sesuai output yang didapat.

    4.5.2 Percobaan 2 Decoder BCD Seven Segment

1. Buatlah rangkaian seperti pada rangkaian dibawah ini.

2. Variasikan switch B0 sampai B6 sesuai dengan jurnal cek output yang terjadi

    4.5.3 Percobaan 3 Aplikasi counter decimal dari rangkaian decoding display seven segment

1. Buatlah rangkaian seperti pada rangkaian dibawah ini.

2. Set B0 dan B1 berlogika 1 dan set retoring counter pada decimal yang diinginkan. Selanjutnya B1 berlogika 1 cek output yang terjadi.